隨著全球 AI 生成式模型（如 ChatGPT、Claude）爆炸性成長，NVIDIA、AMD 等晶片巨頭對高效能運算（HPC）晶片的需求呈現井噴式成長。而在摩爾定律逐漸放緩的背景下，CoWoS（Chip-on-Wafer-on-Substrate）先進封裝技術 已成為突破晶片運算瓶頸的核心關鍵。
一、CoWoS 技術瓶頸與產能缺口
CoWoS 是一種將多個邏輯晶片（如 GPU/CPU）與高頻寬記憶體（HBM）透過矽中介層（Silicon Interposer）高度整合的 2.5D 封裝技術。目前的產能瓶頸主要集中於：
- 矽中介層（Interposer）產能限制： 矽中介層需要高精度的光微影技術，設備產能擴充速度無法滿足暴增的市場需求。
- HBM（高頻寬記憶體）供應緊縮： SK 海力士與三星的 HBM3/HBM3e 產能已被全球巨頭預訂一空。
關鍵數據與趨勢總結
根據供應鏈訪查，台積電正在積極擴建竹南 AP6 廠，並於嘉義科學園區建置先進封裝新廠，預計 2024 至 2025 年間，CoWoS 月產能將大幅提升近一倍，達到每月 3.5 萬至 4 萬片以上規模。
二、供應鏈受惠陣營評估
在台積電積極擴充先進封裝產能的帶動下，台灣半導體設備與材料供應鏈將直接受惠：
- 濕製程與清洗設備： 弘塑（3131）、辛耘（3583）等廠商提供關鍵的自動化濕製程與剝離設備，訂單能見度已延伸至未來數季。
- 測試與載板夥伴： 京元電子（2449）、日月光投控（3711）等後段封測大廠積極接應 Outsourced CoWoS 需求。
三、未來的 3D IC 與面板級封裝（FPLP）
展望未來，為了應對更高的散熱要求與成本優化，業界已開始將目光投向 Panel-Level Packaging（面板級扇出型封裝）以及 SoIC（System-on-Integrated-Chips）等 3D 堆疊技術。這些技術將徹底重塑半導體的後段製造生態圈。